A JEDEC legfeljebb 30 kV -t igényel, mivel ez egy általános elektrosztatikus kisülési (ESD) feszültségkorlát.
Az ESD egy elektrosztatikus kisülés, amely két objektum között fordul elő, és károsíthatja az elektronikus berendezéseket, vagy adatvesztést okozhat. Ezért a berendezés megbízhatóságának és stabilitásának biztosítása érdekében a JEDEC 30 kV -os elektrosztatikus kisülési szabványt hozott létre. Ez a szabvány a tényleges tesztelésen és tapasztalatokon alapul annak biztosítása érdekében, hogy a berendezést nem érinti az elfogadhatatlan elektrosztatikus kisülés normál működés és használat során.
A JE számos standardot fejlesztett ki az elektronikus chipek elektrosztatikus kisülésére (ESD), elsősorban a következő standard számokat tartalmazza:
1. JEDEC JESD22-A114: Ez a standard meghatározza az integrált áramkörök (ICS) és az alkotóelemek tesztelését az emberi testmodell (HBM) ESD módszerekkel és követelményeivel.
2. JEDEC JESD22-A115: Ez a standard meghatározza az ICS és a Diffúziós Model (CDM) ESD vizsgálati módszereit és követelményeit.
3. JEDEC JESD22-C101: Ez a standard meghatározza az IC-k és a rendszerszintű modell (MM) ESD vizsgálati módszereit és követelményeit.
Ezek a szabványok meghatározzák az ESD -tesztelés feltételeit, berendezéseit és tesztelési eljárásait annak biztosítása érdekében, hogy a chipek biztonságosan működjenek az ESD események alatt. Minden standard meghatározza a különböző vizsgálati módszereket és a tesztparamétereket a különböző ESD feszültségmodellekhez.