Vistas: 0 Autor: Sitio Editor Publicar Tiempo: 2025-03-05 Origen: Sitio
El tamaño del mercado del servidor global en 2023 es de aproximadamente 130 mil millones de dólares estadounidenses, con una tasa de crecimiento anual compuesta del 8%. La computación en la nube, la demanda de energía informática de IA y la computación de borde son los principales factores impulsores. Los centros de datos de la computación en la nube continúan expandiéndose, la demanda de las empresas para la potencia informática de IA ha explotado y los escenarios de la aplicación de computación de borde se han expandido, lo que impulsa la expansión del mercado del servidor.
El tamaño del mercado global de Switch será de $ 35 mil millones en 2023, con una tasa de crecimiento anual compuesta del 7%. La expansión del centro de datos y la implementación de la red 5G son las principales fuerzas impulsoras. La escala de los centros de datos continúa expandiéndose, se actualiza la arquitectura de la red y se acelera la construcción de red 5G. La demanda de interruptores continúa aumentando, lo que impulsa el crecimiento del tamaño del mercado.
El uso generalizado de interfaces de alta velocidad como PCIe 5.0/6.0 y 400 g de Ethernet ha llevado a un aumento en la demanda de dispositivos TV/ESD, que brindan grandes oportunidades al mercado de dispositivos relacionados. A medida que el rendimiento de los servidores de los servidores y los interruptores mejora, la cantidad de aumentos de interfaces de alta velocidad, y los requisitos de rendimiento para los dispositivos de protección aumentan, el mercado de dispositivos de dispositivos/ESD es un período de rápido desarrollo de rápido desarrollo de un rápido desarrollo de desarrollo rápido.
El servidor adopta tecnologías avanzadas como el diseño de potencia de alta densidad (fuente de alimentación de DC de 48V), el enfriamiento de líquido y la computación heterogénea de Chiplet, pero enfrenta puntos de dolor técnicos como la integridad de la señal de alta velocidad (25 g+ serdes) y la supresión de ruido de potencia. El diseño de potencia de alta densidad requiere que los dispositivos tengan una alta confiabilidad y bajo consumo de energía, y el enfriamiento de líquidos establece requisitos más altos en el rendimiento de la disipación de calor del dispositivo. La computación heterogénea de Chiplet debe resolver el problema de integridad de la señal en el trabajo colaborativo de múltiples chips.
Las rutas de tecnología de interruptor incluyen chips ASIC de baja potencia, POE ++ (fuente de alimentación de 90 W), integración de módulos ópticos, etc. Los puntos de dolor técnicos se concentran principalmente en la integridad de la señal de alta velocidad y la supresión de ruido de la fuente de alimentación. Los chips ASIC de baja potencia requieren un diseño de circuito optimizado para reducir el consumo de energía. La fuente de alimentación POE ++ requiere que los dispositivos tengan alta eficiencia y alta confiabilidad. La integración del módulo óptico coloca requisitos más altos sobre la integridad de la señal y la compatibilidad electromagnética.
Para problemas de integridad de señal de alta velocidad, se necesitan dispositivos TVS de baja capacidad (como menos de 3pf); Para la supresión del ruido de la fuente de alimentación, se necesitan dispositivos de inductor de baja pérdida de alta frecuencia (como los núcleos de ferrita) para cumplir con los requisitos técnicos de los servidores y los interruptores. Los dispositivos TVS de baja capacidad pueden proteger efectivamente las señales de alta velocidad de la interferencia, y los dispositivos de inductor de baja pérdida de alta frecuencia pueden suprimir el ruido de la fuente de alimentación, garantizar un funcionamiento estable de equipos y mejorar el rendimiento general.
Tipo estándar | Estándar No. | Nombre/alcance estándar | Alcance de la aplicación | Contenido de prueba |
Comunicación de red | IEEE 802.3 | Estándares Ethernet (como 802.3ae 10g Ethernet) | Cambiar la interfaz de capa física de capa y enlace de datos | Tasa de transmisión, formato de cuadro, tasa de error de bits, prueba de compatibilidad |
RFC 2544 | Estándares de prueba de rendimiento del equipo de red | Cambiar el rendimiento, la latencia y la tasa de pérdida de paquetes | Prueba de carga de tráfico, prueba de marco consecutiva | |
Servidor | ISO/IEC 11801 | Tecnología de la información: estándar de cableado universal para edificios de usuarios | Cableado de la sala del servidor, conectores | Rendimiento de transmisión y prueba anti-interferencia |
TIA-568-D | Estándares de cableado de comunicaciones de edificios comerciales | Sistema de cableado del centro de datos | Ancho de banda del canal, prueba de pérdida de retorno | |
Almacenamiento | Snia smi-s | Especificación de la interfaz de administración de almacenamiento | Interfaz de administración de dispositivos de almacenamiento unificado | Compatibilidad de API y pruebas de interoperabilidad de dispositivos múltiples |
Seguridad general | ISO/IEC 27001 | Sistema de gestión de seguridad de la información | Equipo de TI Gestión de seguridad del ciclo de vida completo | Control de acceso, cifrado de datos y auditorías de proceso de gestión de vulnerabilidades |
Tipo estándar | Estándar No. | Nombre/alcance estándar | Alcance de la aplicación | Contenido de prueba |
Comunicación de red | Yd/t 1099-2023 | Requisitos técnicos de conmutador de Ethernet | Interruptores de clase empresarial vendidos en China | VLAN, prueba de consistencia del protocolo STP, función de seguridad (ACL, anti-atago) |
GB/T 36627-2018 | Tecnología de seguridad de la información: requisitos técnicos de seguridad de cambio de red | Cambiar la línea de base de seguridad (como auditoría de registro, aislamiento de puertos） | Escaneo de vulnerabilidad de seguridad, pruebas de gestión de permisos | |
Servidor | GB/T 26245-2021 | Valores mínimos de eficiencia energética y grados de eficiencia energética para microcomputas | Consumo y eficiencia de energía del servidor | Prueba de consumo de energía sin carga/carga completa, eficiencia de conversión de energía |
GB/T 32910-2016 | Tecnología de la información: especificaciones generales para servidores | Rendimiento básico del servidor (CPU, memoria, escalabilidad de almacenamiento) | Prueba de estrés de estabilidad (como 72 horas de carga continua) | |
Almacenamiento | YD/T 2435-2018 | Requisitos de tecnología de la red de área de almacenamiento (SAN) | Protocolos de interconexión del dispositivo de almacenamiento (como ISCSI, FC) | Ancho de banda de transmisión de datos y prueba de conmutación redundante |
Tipo estándar | Estándar No. | Nombre/alcance estándar | Alcance de la aplicación | Contenido de prueba |
Huawei | Serie estándar Q/HW | Huawei Enterprise Network Equipment Especificaciones técnicas (como los interruptores CloudEngine) | Los interruptores/servidores autodesarrollados de Huawei (como puertos de alta densidad, soporte SDN) | Verificación del algoritmo de programación de tráfico personalizado, prueba de compatibilidad entre CloudEngine y UsionSphere Cloud Platform |
HPE | Especificaciones de la serie HPE ProLiant | Estándares de diseño del servidor HPE (como el diseño de enfriamiento del servidor Gen11) | Fiabilidad de hardware del servidor HPE | Prueba de operación de medio ambiente de alta temperatura y alta humedad, tiempo de conmutación de fallas (<30 segundos) |
ola | Inspur incluye las especificaciones de OpenStack | Inspure Cloud Server y estándar de integración de plataforma de código abierto | Los servidores de Inspur son compatibles con las plataformas de nubes de código abierto (como OpenStack/K8s) | Prueba de eficiencia de programación de recursos de virtualización, retraso de llamadas de API |
El diseño de PCB de alta densidad conduce a un mayor riesgo de diafonía, lo que dificulta garantizar la integridad de la señal y imponer mayores demandas en el diseño de EMC. En un espacio de PCB limitado, la distancia entre las líneas de señal de alta velocidad se reduce, lo que puede generar fácilmente la interferencia electromagnética y afectar la calidad de la transmisión de la señal.
Las comunicaciones de alta velocidad múltiples (como PCIE y DDR5) tienen requisitos estrictos sobre la integridad de la señal. Cualquier interferencia leve puede causar errores de comunicación. Los tiempos de borde ascendente y descendente de las señales de alta velocidad son extremadamente cortos, y los requisitos de integridad de la señal son extremadamente altos. Se requiere un control estricto de las rutas de transmisión de la señal y la interferencia electromagnética.
