Visninger: 0 Forfatter: Webstedsredaktør Udgivelsestid: 24-08-2023 Oprindelse: websted
JEDEC kræver et maksimum på 30 KV, fordi dette er en almindelig spændingsgrænse for elektrostatisk afladning (ESD).
ESD er en elektrostatisk udladning, der opstår mellem to genstande og kan beskadige elektronisk udstyr eller forårsage tab af data. For at sikre udstyrets pålidelighed og stabilitet etablerede JEDEC derfor en elektrostatisk udladningsstandard på 30 KV. Denne standard er baseret på faktiske tests og erfaringer for at sikre, at udstyret ikke påvirkes af uacceptabel elektrostatisk udladning under normal drift og brug.
JE har udviklet flere standarder for elektrostatisk udladning (ESD) af elektroniske chips, hovedsageligt inklusive følgende standardnumre:
1. JEDEC JESD22-A114: Denne standard specificerer testning af integrerede kredsløb (IC'er) og komponenter mod Human Body Model (HBM) ESD-metoder og -krav.
2. JEDEC JESD22-A115: Denne standard specificerer testmetoderne og kravene til IC'er og komponenter til Diffusion Model (CDM) ESD.
3. JEDEC JESD22-C101: Denne standard specificerer testmetoder og krav til IC'er og komponenter til system-niveau model (MM) ESD.
Disse standarder definerer betingelserne, udstyret og testprocedurerne for ESD-testning for at sikre, at chips kan fungere sikkert under ESD-hændelser. Hver standard specificerer forskellige testmetoder og testparametre for forskellige ESD-spændingsmodeller.
