Pandangan: 0 Pengarang: Editor Tapak Menerbitkan Masa: 2023-08-24 Asal: Tapak
JEDEC memerlukan maksimum 30 kV kerana ini adalah had voltan pelepasan elektrostatik (ESD) biasa.
ESD adalah pelepasan elektrostatik yang berlaku di antara dua objek dan boleh merosakkan peralatan elektronik atau menyebabkan kehilangan data. Oleh itu, untuk memastikan kebolehpercayaan dan kestabilan peralatan, JEDEC menubuhkan standard pelepasan elektrostatik sebanyak 30 kV. Piawaian ini didasarkan pada ujian dan pengalaman sebenar untuk memastikan peralatan tidak terjejas oleh pelepasan elektrostatik yang tidak dapat diterima semasa operasi dan penggunaan biasa.
JE telah membangunkan beberapa piawaian untuk pelepasan elektrostatik (ESD) cip elektronik, terutamanya termasuk nombor standard berikut:
1. JEDEC JESD22-A114: Standard ini menentukan ujian litar bersepadu (ICS) dan komponen terhadap kaedah dan keperluan ESD model badan manusia (HBM).
2. JEDEC JESD22-A115: Standard ini menentukan kaedah ujian dan keperluan untuk IC dan komponen untuk model penyebaran (CDM) ESD.
3. JEDEC JESD22-C101: Standard ini menentukan kaedah ujian dan keperluan untuk IC dan komponen untuk model peringkat sistem (mm) ESD.
Piawaian ini menentukan keadaan, peralatan dan prosedur ujian untuk ujian ESD untuk memastikan bahawa cip boleh beroperasi dengan selamat di bawah peristiwa ESD. Setiap standard menentukan kaedah ujian yang berbeza dan parameter ujian untuk model voltan ESD yang berbeza.
