JEDEC benötigt maximal 30 kV, da dies eine übliche Spannungsgrenze für elektrostatische Entladung (ESD) ist.
ESD ist eine elektrostatische Entladung, die zwischen zwei Objekten auftritt und elektronische Geräte schädigen oder Datenverlust verursachen kann. Um die Zuverlässigkeit und Stabilität der Ausrüstung sicherzustellen, stellte JEDEC einen elektrostatischen Entladungsstandard von 30 kV fest. Dieser Standard basiert auf tatsächlichen Tests und Erfahrung, um sicherzustellen, dass die Geräte während des normalen Betriebs und der Verwendung nicht durch inakzeptable elektrostatische Entladung beeinflusst werden.
JE hat mehrere Standards für die elektrostatische Entladung (ESD) elektronischer Chips entwickelt, hauptsächlich die folgenden Standardzahlen:
1. JEDEC JESD22-A114: Dieser Standard gibt das Testen integrierter Schaltungen (ICs) und Komponenten gegen ESD-Methoden und -anforderungen des menschlichen Körpermodells (Human Body Model) an.
2. JEDEC JESD22-A115: Dieser Standard gibt die Testmethoden und -anforderungen für ICS und Komponenten für das Diffusionsmodell (CDM) ESD an.
3. JEDEC JESD22-C101: Dieser Standard gibt die Testmethoden und -anforderungen für ICs und Komponenten für das Modell auf Systemebene (MM) ESD auf.
Diese Standards definieren die Bedingungen, Ausrüstungs- und Testverfahren für ESD -Tests, um sicherzustellen, dass Chips unter ESD -Ereignissen sicher arbeiten können. Jeder Standard gibt verschiedene Testmethoden und Testparameter für verschiedene ESD -Spannungsmodelle an.