Aufrufe: 0 Autor: Site-Editor Veröffentlichungszeit: 24.08.2023 Herkunft: Website
JEDEC erfordert ein Maximum von 30 KV, da dies eine übliche Spannungsgrenze für elektrostatische Entladung (ESD) ist.
ESD ist eine elektrostatische Entladung, die zwischen zwei Objekten auftritt und elektronische Geräte beschädigen oder Datenverlust verursachen kann. Um die Zuverlässigkeit und Stabilität der Geräte zu gewährleisten, hat JEDEC daher einen elektrostatischen Entladungsstandard von 30 KV festgelegt. Diese Norm basiert auf tatsächlichen Tests und Erfahrungen, um sicherzustellen, dass das Gerät während des normalen Betriebs und der normalen Verwendung nicht durch unzulässige elektrostatische Entladungen beeinträchtigt wird.
JE hat mehrere Standards für die elektrostatische Entladung (ESD) elektronischer Chips entwickelt, darunter hauptsächlich die folgenden Standardnummern:
1. JEDEC JESD22-A114: Diese Norm spezifiziert die Prüfung integrierter Schaltkreise (ICs) und Komponenten anhand der ESD-Methoden und -Anforderungen des Human Body Model (HBM).
2. JEDEC JESD22-A115: Diese Norm legt die Testmethoden und Anforderungen für ICs und Komponenten für Diffusion Model (CDM) ESD fest.
3. JEDEC JESD22-C101: Diese Norm legt die Testmethoden und Anforderungen für ICs und Komponenten für ESD auf Systemebene (MM) fest.
Diese Standards definieren die Bedingungen, Geräte und Testverfahren für ESD-Tests, um sicherzustellen, dass Chips unter ESD-Ereignissen sicher funktionieren können. Jede Norm spezifiziert unterschiedliche Prüfmethoden und Prüfparameter für unterschiedliche ESD-Spannungsmodelle.
