Visningar: 0 Författare: Webbplatsredaktör Publicera tid: 2023-08-24 Ursprung: Plats
JEDEC kräver högst 30 kV eftersom detta är en vanlig spänningsgräns för elektrostatisk urladdning (ESD).
ESD är en elektrostatisk urladdning som uppstår mellan två objekt och kan skada elektronisk utrustning eller orsaka dataförlust. För att säkerställa utrustningens tillförlitlighet och stabilitet etablerade därför en elektrostatisk urladdningsstandard på 30 kV. Denna standard är baserad på faktisk testning och erfarenhet för att säkerställa att utrustningen inte påverkas av oacceptabel elektrostatisk urladdning under normal drift och användning.
JE har utvecklat flera standarder för elektrostatisk urladdning (ESD) för elektroniska chips, främst inklusive följande standardnummer:
1. JEDEC JESD22-A114: Denna standard anger testning av integrerade kretsar (ICS) och komponenter mot mänskliga kroppsmodell (HBM) ESD-metoder och krav.
2. JEDEC JESD22-A115: Denna standard anger testmetoderna och kraven för ICS och komponenter för diffusionsmodell (CDM) ESD.
3. JEDEC JESD22-C101: Denna standard anger testmetoderna och kraven för ICS och komponenter för systemnivåmodell (MM) ESD.
Dessa standarder definierar villkor, utrustning och testförfaranden för ESD -test för att säkerställa att chips kan fungera säkert under ESD -händelser. Varje standard anger olika testmetoder och testparametrar för olika ESD -spänningsmodeller.
