Ang JEDEC ay nangangailangan ng isang maximum na 30 kV dahil ito ay isang karaniwang limitasyon ng boltahe ng electrostatic (ESD).
Ang ESD ay isang paglabas ng electrostatic na nangyayari sa pagitan ng dalawang bagay at maaaring makapinsala sa elektronikong kagamitan o maging sanhi ng pagkawala ng data. Samakatuwid, upang matiyak ang pagiging maaasahan at katatagan ng kagamitan, itinatag ng JEDEC ang isang pamantayang paglabas ng electrostatic na 30 kV. Ang pamantayang ito ay batay sa aktwal na pagsubok at karanasan upang matiyak na ang kagamitan ay hindi apektado ng hindi katanggap -tanggap na paglabas ng electrostatic sa panahon ng normal na operasyon at paggamit.
Ang JE ay nakabuo ng ilang mga pamantayan para sa paglabas ng electrostatic (ESD) ng mga electronic chips, higit sa lahat kasama ang mga sumusunod na karaniwang numero:
1. Jedec Jesd22-A114: Tinutukoy ng pamantayang ito ang pagsubok ng mga integrated circuit (IC) at mga sangkap laban sa modelo ng katawan ng tao (HBM) ESD na pamamaraan at mga kinakailangan.
2. JEDEC JESD22-A115: Tinutukoy ng pamantayang ito ang mga pamamaraan ng pagsubok at mga kinakailangan para sa mga IC at mga sangkap para sa pagsasabog ng modelo (CDM) ESD.
3. JEDEC JESD22-C101: Ang pamantayang ito ay tumutukoy sa mga pamamaraan ng pagsubok at mga kinakailangan para sa mga IC at mga sangkap para sa modelo ng antas ng system (mM) ESD.
Ang mga pamantayang ito ay tumutukoy sa mga kondisyon, kagamitan at mga pamamaraan ng pagsubok para sa pagsubok ng ESD upang matiyak na ang mga chips ay maaaring gumana nang ligtas sa ilalim ng mga kaganapan sa ESD. Ang bawat pamantayan ay tumutukoy sa iba't ibang mga pamamaraan ng pagsubok at mga parameter ng pagsubok para sa iba't ibang mga modelo ng boltahe ng ESD.